

Chapitre I:

- Introduction:

- un ordinateur est une machine qui traite une information par un organe d'entrée suivant un programme qui délivre en info sur un organe de sortie.

- La partie de l'ordinateur chargée de traitement de l'info est appelée unité central (U.C) ou central processing units (CPU) dans le sens le plus générale l'architecture est la conception est l'organisation des composants matériels de l'ordinateur basé sur la technologie des circuits intégrés, et plus particulièrement du processeur.

Le fonctionnement d'un ordinateur peut s'envisager suivant la hiérarchie.




Schéma de niveau d'un système informatique

concepteur

pour programmer un ordinateur, on utilise des langages évolués ou des hauts niveaux tel que: ^{لغة عالية} Pascal, C++, JAVA, ada, delphi.
mais l'unité centrale ne peut exécuter que les programmes qui sont des codes binaires.

Le même langage désigne un jeu des instructions est des règles syntaxiques, à l'aide d'un langage évolué, le programmeur écrit un code source qui sera pas exécuté par la machine mais traduit en machine ou code d'objet. si le rôle des compilateurs ou assembleur ou interpréteur.

un interpréteur ne produit pas le code d'objet il exécute les instructions directement au fur et à mesure de l'exécution.

La Mémoire: on appelle mémoire tout dispositif capable de stocker des infos (instruction + donnée) de telle sorte que l'organe qui lit utilise puisse n'apporter qu'elle-même accéder à l'info qu'il demande.

les infos peuvent être écrites ou lues il y a écrivain qui enregistre les données en mémoire, lecteur qui en sort (retir) les infos précédemment enregistrées. la mémoire peut être destructives ou non - il existe plusieurs propriétés.

pour programmer un ordinateur, on utilise des langages dits évolués ou des hauts niveaux tel que: Pascal, C++, JAVA, ada, delphi.
mais l'unité central ne peut exécuter que les instructions machine qui sont des codes binaires.

le thème langage désigne un jeu des instructions est des règles syntaxique, à l'aide d'un langage évolué, le programmeur écrit un code source qui ne sera pas exécuté par la machine mais traduit en code machine ou code d'objet. si le rôle des compilateurs ou assembleur ou interpréteur.

un interpréteur ne produit pas le code d'objet il traduit les instructions directement au fur et à mesure de l'exécution.

La Mémoire: on appelle mémoire tout dispositif capable de stocker des infos (instruction + donnée) de telle façon que l'organe qui lit utilise puisse n'appréhender qu'elle moment accéder à l'info qu'il demande.

les infos peuvent être écrites ou lues il y a écrivain quand on enregistre les données en mémoire, lecteur quand on soit (récupère) les infos précédemment enregistré la lecture peut être destructive ou non. il existe plusieurs propriétés:

- Le temps d'accès: si le temps entre l'envoi de l'adresse mémoire et l'obtention de la donnée

- Le temps de cycle: représente l'intervalle minimum qui doit séparer deux opérations mémoire successive (lecture/écriture) le temps de cycle \geq le temps d'accès cadence de transfert ou débit de mémoire si le nombre maximal d'un info lue ou écrite par unité de temps.

- Une mémoire est formée: d'un certain nombre de cellule, ou case contenant chaque une info chaque cellule a un numéro qui permet de la référence ou localiser ce numéro est appelé adresse mémoire. avec une adresse de un bit, il est possible de référencer directement ou plus 2^n cellule.

La capacité d'une mémoire est le nombre total de cellule qu'elle contient. elle s'exprime en nombre de cellule d'octet (Byte) ou mot (word) compte tenu de l'adressage binaire, la capacité de la mémoire s'exprime en puissance de 2 ou multiple de $2^{10} = 1024$.

Il existe 2 classes de circuit réalisant une RAM, il y a les RAMs statique en appelle S-RAM et les RAMs dynamique (D-RAM).

Mémoire statique: sont points mémoire est constituer

avec des portes logiques (circuit and, or...)
La mémorisation est permanente, la mémoire alimentée
(La lecture n'est pas disruptive)

- Mémoire dynamique: sont points mémoire est constitué avec une capacité (circuit) est un transistor.
Sa capacité est 4 fois supérieur à une S-RAM.

2/- Unité Central:

Toute ces unités composante fonctionne au même rythme à une même vitesse à une cadence imposé par une orloge, généralement extraire à l'unité central. à chaque cycle d'horloge, chaque unité vas ordonner ou fournir certain porte, pour déplacer lire, écrire ~~ou~~ comparer, additionner des bits, ceci se fait au fonction d'ordre (commandes) donnée par l'unité de commande dans les machines. Une et une seule instruction s'effectue entre deux Top d'horloge, La fréquence d'horloge se situer (Les années 90) entre 20 MHz et 66 MHz bien sur plus la fréquence ete lever plus le Micro-processeur et capable de traiter un grand nombre d'instruction

$$\text{Performance} = \frac{1}{\text{tps d'exécution}}$$

13/- Unité de commande:

L'unité central a au moins deux unités fonctionnelles : l'unité de commande et l'unité de calcul (U.A.L.) elle possède de nombreux registres (petite mémoire 64 bits n'est pas dépasser) pour stocker les données à traiter les résultats intermédiaires ou des infos de commande, certains registres servent (les bits) à des opérations arithmétiques et logique d'autre ou des fonctions particulières tel que le registre instruction (R.I) qui contient l'instruction à exécuter, le compteur ordinal (C.O) qui pointe sur la prochaine instruction ou le registre d'état (R.E) (P.S.W) processeur statique word qui contient les infos sur l'état du système ex: la retenue, dépassement de la mémoire,

Il existe :

- Commande de séquence vers CO \Rightarrow ou le transfert \mathcal{A} _{inst} de programme vers le CO pour retirer l'instruction.

ou transfert \mathcal{A} de variable vers la mémoire pour transférer le contenu de la variable vers les Registres de UAL.

- Le décodeur décode le code d'opération de chaque instruction

- on disting. 6 group d'instruction :

* transfer de données : il peut être de mémoire à Registre, de registre à registre ou de registre à mémoire

* opération arithmétique : +, -, /, =

* opération logique : et, ou, et, not, and ...

* contrôle : if, then, else ...

Les branchements conditionnel ou non, appelé de procédures

* entrée / sortie :

* manipulation diverse : décalage, conversion de format, ... etc ...

code opération \rightarrow instruction à 0 \mathcal{A} operands (exp: Add
les operand sont sur la pile)

code opération adresse \rightarrow instruction à 1 \mathcal{A} (exp:
Add \mathcal{A} B 1^{er} operand de l'UAL).

opcode operation | address 1 | address 2

→ instruction or 2 @
(exp: Add @A @B @C)

Chapitre 4 Architecture Risc Versus CISC

(Complex Instructions Set Computer)

- il existe 2 grands constructeurs intel (processeur intel 8088, 8086, 80286, pentium, ...)

Motrola (68000, ..., 68040) des remis en cause : CISC

- complexité des jeux d'instruction (toute l'inst assembleur)

- Unité de décodage de séquencement : elle occupe de 50% de la surface de silicium.

l'unité de compatibilité ascendante

^{vers} ~~force~~ des approche très simple et rapide : d'exécution

- privilégier les instructions à forte occurrence (temp

- rejeter les inst complexes au niveau de compilateur.

- privilégier les instructions de registre. et à la fin réduit

la complexité de contrôle (simple et rapide 5%)

L'approche RISC (Reduced Inst Set Computer) nombre réduit

et s'exécute en un cycle machine.

- les instructions d'accès en mémoire sont l'unité à 2 insts

(load, store).

- le décodage des insts est câblé plutôt que

microprogrammer.

- le jeu d'inst doit reposer sur un format fixe (32 bits)

- l'ensemble de l'architecture doit aux maximum

troisième partie du modèle pipeline

Le processeur doit posséder un large bus de registre interne

Le processeur doit être adapté à la jou de mémoire cache et de coprocesseur. Fin

quelque processeur risque Risc (Reduced Instruction Set computer) processeur Alpha: Digital (Dec)

- Mips R_{x000}: Mips Technology (silicon graphics)

- PA Risc 7100: HP

- power PC: Apple - IBM - Motorola

- Sparc: Sun

Les étapes d'exécution d'une instruction ou Pipeline:

une instruction risc s'exécute en passe à 5 pipe.

Il existe 5 étapes (phase) d'exécution de l'instruction (LI, DI, EX, MEM, ER) ou l'exécution de chaque étape nécessite un cycle machine (cycle horloge)


1^{er} étape: lecture d'inst (LI) = envoie de séq CO

lecture d'inst (CO ← @ 1 inst / RIE ← Instruction de la M.C)
(prendre d'inst de la M.C vers le processeur)
@ proch "registre inst"

CO ← CO + 1 ← Longueur nombre d'octet

toute inst assemblées → 1 cycle machine

@ programme = @ 1 inst




coprocesseur → calcul réel intégé

très rapide ← A. Risc = A. store/load


- 2^{ème} étape: décodage de l'inst DI
- decodage de l'instruction: (decodage de code d'opération)
- accepte au ~~xxx~~ bus de registre pour lire les registre
- incrimination de CO et passage de la prochaine instruction

$CO \leftarrow CO + K$
 inst de ~~ce~~ format fixe




↑ registre sources directement sur bus de registre


• Instruction type I: (chargement - rangement)



• Instruction type R (Registre - Registre)



• Instruction de type (Séq):




2^{em} étape: décodage de l'inst DI

- décode de l'instruction: (décode de code d'opération)
- affecte au ~~xxx~~ bon de registre pour lire les registre
- incrémentation de CO et passage à la prochaine instruction


$$CO \leftarrow CO + K$$

inst de ~~si~~ format fixe




↑ registre sources directement sur banc de registre


• Instruction type I: (chargement - rangement)



• Instruction type R (Registre - Registre)



• Instruction de type (Shift):



3^{em} étape :

exécution / calcul d'adresse

- 3^{es} accès mémoire : UAL Additionne les operandes pour former l'adresse effective, ou registre de données chargé pour un stockage.

- instruction UAL : l'UAL effectue une opération arithmétique ou logique.

- Branchement / Saut (Sauter) : l'UAL additionne le ~~signet~~ à la valeur immédiate et réalise pour placer la ^C valeur dans le CO ou non

~~accès à la mémoire / ou Fin de branchement (et même)~~

- accès mémoire : chargement (donnée envoyée depuis la mémoire vers registre tampon), rangement (donnée écrite dans la mémoire)

- branchement ou saut : si branchement à lieu ~~non~~ ⇒ CO est remplacé par la valeur calculée (la nouvelle @) pour les sauts la condition est toujours vraie

5. Ecrivain du résultat (ER) :

c'est l'ecrivain de résultat dans le bande registre : à partir de l'UAL, à partir de registre tampon mémoire

R. tampon : intermédiaire des calculs.

CO ← ~~co~~ étiquette (instruction de branchement).

CO ← CO + ~~4~~ instruction. $32 \frac{8}{4}$

nbr de cycle	1	2	3	4	5	6	
inst 1	LI	DI	EXE	MEM	ER	-	-
inst 2		LI	DI	EXE	MEM	ER	-
inst 3			LI	DI	EXE	MEM	ER
inst 4				LI	DI	EXE	MEM
inst 5					LI	DI	EXE
inst 6						LI	DI
inst 7							LI
inst 8							

Tableau d'exécution de pipeline

Chapitre III Programmation Assembleur

Introduction: MIPS R3000.

MIPS R3000 dispose elle p c'est un processeur possédant 32 Registres numérotés de 0 -- 31 chaque registre est précédé d'un dollar \$ le registre \$0 est le registre Zéro (0) est spécial il contient toujours 0.

Le Fabricant MIPS propose la table de registre suivant:

nom	Numéros	Usage
Zero	0	Zéro (tgs).
at	1	Reserve par l'assembleur
$V_0 \dots V_1$	2 -- 3	Retour de Valeurs
$a_0 \dots a_3$	4 -- 7	passage d'arguments
$t_0 \dots t_7$	8 -- 15	Temporaire non sauvegardés
$S_0 \dots S_7$	16 -- 23	" sauvegardés
$t_8 \dots t_9$	24 -- 25	" non sauvegardés
$k_0 \dots k_1$	26 -- 27	Reservé par le systeme.
gp	28	pointeur global
sp	29	" de pile
fp	30	" de frame.
Va	31	

Les registres \$ at, \$ k₀, \$ k₁ sont réservés par l'assembleur et le systeme d'exploitation.

Chapitre III Programmation Assembleur

Introduction: MIPS R3000.

MIPS R3000 dispose elle p c'est un processeur possédant 32 Registres numérotés de 0 -- 31 chaque registre est précédé d'un dollar \$ le registre \$0 est le registre Zéro (0) est spécial il contient toujours 0.

Le Fabricant MIPS propose la table de registre suivant:

nom	Numéros	Usage
Zero	0	Zero (tgs).
at	1	Reserve par l'assembleur
v0 --- v1	2 --- 3	Retour de Valeurs
a0 --- a3	4 --- 7	passage d'arguments
t0 --- t7	8 --- 15	Temporaire non sauvegardés
s0 --- s7	16 --- 23	" sauvegardés
t8 --- t9	24 --- 25	" non sauvegardés
k0 --- k1	26 --- 27	Reserve par le systeme.
gp	28	pointeur global
sp	29	" de pile
fp	30	" de frame.
va	31	

Les registre \$ at, \$ k0, \$ k1 sont reserves par le l'assembleur est le systeme d'exploitation.

- Les registre \$a₀...\$a₃ sont utilisés pour passer des arguments à des sous programme


- Les registre \$v₀...\$v₄ sont utilisés pour retourner des valeurs depuis des fonctions de syntaxe de l'assembleur dans l'architecture MIPS R3000, l'espace adressable (M.C) est divisé en deux segment.

le segment noyau et le segment utilisateur. un pgm utilisateur utilisant le segment utilisateur sera divisé en 3 sous segment appelé **Section**.

- **La section text**: qui contient le code exécutable en mode d'utilisateur elle est amplantée par l'adresse **0x00400000** sa taille est fixe.

- **La section DATA**: Data = donnée contient les données globales manipuler par pgm elle est amplantée à l'adresse suivant **0x10000000**.

- **La section Stack**: contient la pile d'exécution de pgm d'un utilisateur elle est amplantée **0x7FFFFFF000**




- Les registre \$a₀...\$a₃ sont utilisés pour passer des arguments à des sous programmes
- Les registre \$v₀...\$v₁ sont utilisés pour retourner des valeurs depuis des fonctions de syntaxe de l'assembleur dans l'architecture MIPS R3000, l'espace adressable (M.C) est divisé en deux segments.

le segment noyau et le segment utilisateur. un pgm utilisateur utilisant le segment utilisateur sera divisé en 3 sous segments appelé **Section**.

- **La section text**: qui contient le code exécutable au mode d'utilisateur elle est implantée par l'adresse **0x00400000** sa taille est fixe.

- **La section DATA**: **Data = donnée** contient les données globales manipulées par pgm elle est implantée à l'adresse suivant **0x10000000**.

- **La section Stack**: contient la pile d'exécution de pgm d'un utilisateur elle est implantée **0x7FFFFFF000**



Nom de fichier :

un pgm assembleur est sauvegardée par "nom.fichier"

- les commentaires : tout les commentaires commencent par un "#"

- Identificateur : les identificateurs ou variables sont formés par des caractères & numérique caractères souligné mais ne débute jamais par un chiffre

Les variables sont suivies d'une de ces déclarations par plusieurs directives indiquant leur type

• **Ascii chaîne**

• **AsciiZ chaîne** réserve une chaîne de caractères qui termine par un zéro Z

• **byte n, [m]** déclare une variable de type byte avec comme valeur petite n **exp:** • byte 5

réserve un octet

• byte 5, 3, 2, 1

• **word n, [m]** réserve 16 bits (2 octet) pour la variable

• **space n** elle réserve une variable chaîne de caractères avec n octet **exp:** #programme Assembleur
#

a: • byte 2 # (a=2)

b: • word 0 # (b=0)

ch: • Ascii "bonjour"

ch = "bonjour"

• Texte

Instruction Arithmétiques et logiques

Add $R_d, R_s, R_t ; R_d \leftarrow R_s + R_t$

Sub $R_d, R_s, R_t ; R_d \leftarrow R_s - R_t$

Addu $R_d, R_s, R_t ; R_d \leftarrow R_s + R_t$

Addi $R_d, R_s, I ; R_d \leftarrow R_s + I$

Addiu $R_d, R_s, I ; R_d \leftarrow R_s + I$

Mul $R_d, R_s, R_t ; R_d \leftarrow R_s * R_t$

Li $R_d, I ; R_d \leftarrow I$

Or $R_d, R_s, R_t ; R_d \leftarrow R_s \text{ or } R_t$

And $R_d, R_s, R_t ; R_d \leftarrow R_s \text{ and } R_t$

Xor $R_d, R_s, R_t ; R_d \leftarrow R_s \text{ xor } R_t$

Nor $R_d, R_s, R_t ; R_d \leftarrow R_s \text{ Nor } R_t$

Exercice : Écrire le pgm assembleur qui calcul l'expression suivante $(3 * 4) + 2$ et met le résultat dans t_0 .

Solution :

• data

• text

li $\$t_1, 3 \quad \# \quad \$t_1 = 3 ; \quad \equiv \quad \text{Add } \$t_1, \$0, 3$

li $\$t_0, 4 \quad \# \quad \$t_0 = 4$

Mul $\$t_0, \$t_1, \$t_0 \quad \# \quad \$t_0 = \$t_1 * \t_0

Add $\$t_0, \$t_0, 2$

u : unsigned = non signé = mbr nonnel (entier)

i : immédiat

I = 5

Exercice: Ecrire un programme assembleur qui va lire 2 entiers
à partir du clavier faire la somme et
afficher la chaîne, le résultat et avec la somme

Solution:

• data

ch₁: • Ascii "Entrez le 1^{er} nombre"

ch₂: • Ascii "Entrez le 2^{em} nombre"

ch₃: • Ascii "le résultat est"

• Text

li \$V₀, 4 # Afficher ch₁

la \$a₀, ch₁

syscall

li \$V₀, 5 # lire le 1^{er} nombre

syscall # le 1^{er} nombre et dans \$V₀

move \$t₀, \$V₀ # \$t₀ = \$V₀

li \$V₀, 4

la \$a₀, ch₂

syscall

li \$V₀, 5 # lire 2^{em} nombre

syscall # 2^{em} nombre ds \$V₀.

Add \$t₀, \$t₀, \$V₀.

li \$a₀, ch₃

syscall

li \$V0, 4

la \$a0, ch3

syscall

li \$V0, 1 # écrire un entier sur écran

nbre \$a0, \$t0

syscall # résultat affiché

li \$V0, 10 # end

syscall

Les instructions de branchement:

Beq R_s, R_t label : branchement à label ssi $R_s = R_t$

Bne R_s, R_t label : branchement à label ssi $R_s \neq R_t$

Bgez R_s , label : branchement " " " $R_s \geq 0$

Bgtz R_s , label " " " " $R_s > 0$

Blez R_s , label " " " " $R_s \leq 0$

Bltz R_s , label " " " " $R_s < 0$

J label : Jump ou branchement inconditionnel
label est sur 26 bits.

Jal label : branchement avec sauvegarde de l'adresse de retour

Jr, R_s : Branchement au registre R_s (l'adresse sur 32 bits)

Exercice : écrire le pgm qui val lire 10 nbres à partir du clavier, la somme de 10 nbres
faire

Solution:

• data
mess • Ascii "la somme est"

• test
li \$t₀, 0
li \$t₁, 1

etiquette: beg \$t₂, 1 fin

li \$v₀, 5

syscall # \$v₀ contient le nombre

Add \$t₀, \$t₀, \$v₀ # \$t₀ contient la somme

Add \$t₁, \$t₁, 1.

J etiquette

fin: li \$v₀, 4 # affichage de mess

la \$a₀, mess

syscall

li \$v₀, 1 # affichage de \$t₁

move \$a₀, \$t₀

syscall

li \$v₀, 10

syscall.

Exercice n°2: écrire un pgm qui calcul $(2n)!$ sachant
que $(2n)!$ n supérieur ou égal à 0
 $n \geq 0$

• data

mess: . Ascii "la factoriel est:"

• text

etiquette = li \$V₀, 5
syscall

Bltz \$V₀, etiquette

li \$t₀, 2

Mul \$V₀, \$t₀, \$V₀

bne \$V₀, 0, for

li \$t₁, 1

J = fin

for: move \$t₁, \$V₀ # \$t₁ contient le produit fact

ety beg \$V₀, 1, fin

sub \$V₀, \$V₀, 1

Mul \$t₁, \$t₁, \$V₀

J = ety

fin: li \$V₀, 4

la \$a₀, mess

syscall

li \$V₀, 1 # afficher le factoriel

move \$a₀, \$t₁

syscall

li \$V₀, 10

syscall

Les tableaux :

la multiplication

Exercice: écrire le pgm assembleur qui fait ~~les opérations~~
des opérations d'un tableau on suppose que on a un tableau
de chaque élément ^{par un 10}
de 10 éléments déjà rempli

• data

tab: word 1, -2, 3, 0, 4, 0, -10, 11, -1, 100

• text

li \$t0, 0 # indice de la boucle

li \$t1, 10

li \$t2, 0 # indice du tableau

etiq: beq \$t0, 10; jui

lu \$t3, tab(\$t2) # charger l'elt dans M. word $\rightarrow R$

Mul \$t3, \$t3, \$t1 # tab(i) \leftarrow tab(i) * 10

suu \$t3, tab(\$t2)

li \$v0, 1

move \$a0, \$t3 # affichage l'elt du tableau

syscall



Add \$t0, \$t0, 1

Add \$t2, \$t2, 4

J etiq

fin: li \$v0, 10

syscall



Les Sous programmes :

un sous programme est défini par son nom (qui est une étiquette) un ensemble d'instructions, qui se termine par l'instruction `Jr` Registre \$31.

chaque sous pgm est appelé par :

`Jal` nom de ce programme.

ce pendant avant de passer à l'appel de sous pgm `Jal` doit sauvegarder l'adresse de retour (qui est l'inst après le `Jal`), dans le Registre \$31


Remarque : si il existe des arguments quand vous transferez on pgm applant vers le pgm appelée dans ou $\$a_0, \$a_1, \$a_2, \a_3 . si on a un resultat d'un sous pgm à transférer vers le pgm applant, ce resultat doit être (~~met~~) met ou $\$v_0, \v_1 .

Exercice :

écrire un pgm avec 2 les fonctions : (sous pgm)

1. qui lit un tableau de 100 éléments "procédure lecture"
2. puis fait la somme de 10 éléments "procédure somme"
le resultat est affiché dans le pgm applant

Solution :



• data

mess: Ascii⁺ la somme est: "

tab: • word 0

• text

la \$a₀, tab

li \$a₁, 100

Jal lect tab

li \$a₂, 10

Jal lect - mbre

Move \$t₁, \$V₀

li \$V₀, 4

la \$a₀, mess

syscall

li \$V₀, 1 # affiche le resultat de la somme

Move \$a₀, \$t₁

syscall

li \$V₀, 10

syscall

lect tab:

li \$t₀, 0

Move \$t₁, \$a₀

lect: beg \$t₀, \$a₁, fin

li \$V_0, 5 # l'élément dans \$V_0.

syscall

sw \$V_0, (\$t_1)

Add \$t_0, \$t_0, 1

Add \$t_1, \$t_1, 4

J lect

fin: jr \$31

lect_nbre:

li \$t_1, 0

li \$t_0, 0

lect_2: beq \$t_0, \$a_2 fin_1

li \$V_0, 5

syscall

Add \$t_1, \$t_1, \$V_0 # s ← s + nbre - lect

Add \$t_0, \$t_0, 1

J lect_1
move \$V_0, \$t_2

fin_1: jr \$31

Exercice n°:

écrire le programme assembleur qui calcule $\sum_{c=1}^{30} (2+c)!$

• data

mess : • ascii " la somme est : "

• text

li \$t₀, 1 # \$t₀ remplace le i (i=1)

li \$t₄, 0 # \$t₄ contient la somme

eti₀ : beg \$t₀, 31, fin

Add \$t₁, \$t₀, 2 # \$t₁ = (2+i)

move \$t₃, \$t₁, # \$t₃ contient le facteur

sub \$t₂, \$t₁, 1 # \$t₂ = (2+i) - 1

eti₁ : beg \$t₂, 0, fin 1

Mul \$t₃, \$t₃, \$t₂

sub \$t₂, \$t₂, 1

J eti₀ 1

fin 1 : Add \$t₄, \$t₄, \$t₃

Add \$t₀, \$t₀, 1

J eti₁

fin : li \$a₀, 4 # afficher Message

la \$a₀, mess

syscall

li \$a₀, 1 # affichage de la somme

move \$a₀, \$t₄

syscall

hi \$ V_0, 10\$
syscall.

Div R_s, R_t # division R_s / R_t

Lo ← quotient

Hi ← reste

$Mfhi R_d$ # R_d ← Hi

$Mflo R_d$ # R_d ← Lo .

Move floating → Lo .

hi \neq V_0 , 10
syscall.

Div R_s, R_e # division R_s/R_e

Lo \leftarrow quotient

Hi \leftarrow reste

M_{hi} R_d # $R_d \leftarrow Hi$

M_{lo} R_d # $R_d \leftarrow Lo$.

Move $floats \rightarrow Lo$.

- Le compteur ordinal "CO":

Registre contenant l'adresse en mémoire où se trouve l'instruction à chercher

- Le registre instruction: "RI":

Il reçoit l'instruction qui doit être exécutée.

- Décodeur:

qui détermine l'opération à effectuer et les ~~opérandes~~
les opérandes.

- Séquenceur: Il génère le signal de commande
aux différents composants


- L'horloge: (interne ou externe):

qui émet des impulsions permettant la synchronisation
de toutes les éléments de l'unité centrale.

- Une horloge est un système logique qui émet des
signaux périodiques constituant le cycle d'horloge
ou cycle instruction.

- Un cycle d'instruction peut se composer en un cycle
de recherche (instruction plus opérande) et un cycle
d'exécution.

On remarque qu'on peut indiquer par cycle CPU
le temps nécessaire pour l'exécution d'une instruction
(le temps le plus court)



Trig: Représentation symbolique d'1 U.A.L.

Sequencieur:

Le sequencieur est un automate distribuant, selon un chronogramme précis. Les signaux de commande aux diverses unités participant à l'exécution d'une instruction. Il peut être câblé ou microprogramme. Un sequencieur câblé est un circuit séquentiel (combinatoire) complexe comprenant un sous-circuit pour chaque une des instructions à commander. Ce sous-circuit est activé par un décodeur. De même pour reproduire une séquence d'opération élémentaire, il suffit d'un mot par "tranche de temps" cette série de mots constitue un microprogramme. Le code opération de l'instruction à exécuter peut être utilisé pour définir le pointeur sur la 1^{er} microinstruction du microprogramme.

En fonction du code opération le contenu d'un compteur est ~~opération~~ initialisé, puis celui-ci s'incrémente ensuite à chaque cycle d'horloge.

- Les ordinateurs sont capables d'effectuer un certain nombre d'opérations élémentaires une instruction machine comporte un à plusieurs champs un champ obligatoire représente le code opération les autres champs comporte des données tels que variable (adresse), registre (adresse) ou mode d'adressage. Une instruction à une longueur de n adresse, $n = 0, 1, 2$

inst 1

code opération

 $n = 0$

inst monodigitale

code opé	adresse
----------	---------

 $n = 1$ (nbr opérande = 1)

inst dyadique

code opé	R_1	R_2
----------	-------	-------

 $n = 2$

On distingue 6 groupes d'instructions :

1. transfert de données : de mémoire à registre, registre \rightarrow registre, registre \rightarrow mémoire.

Mips R3000 :

Mips Technology est une filiale de la si

société Silicon graphics depuis 1992 Les processeurs mips sont utilisés par plusieurs vendeurs de station de travail et de PC.

Annoncé en 1988 par la société Mips computer systems

Le Mips R3000 (Microprocessor without Interlock pipeline stage) fut le 1^{er} microprocesseur à vocation Industrielle. Il succède à R2000 qui est dérivé des travaux de l'université Stanford en '85. L'une des principales caractéristique de ce processeur est

- Sa simplicité

- La force des Microprocesseurs Mips réside ds la relation étroite entre l'architecture de processeur et le compilateur associé

- Le Mips R4000 est la 3^{ème} génération de processeur Mips (en 1992) il est le 1^{er} à mettre en œuvre une architecture à 64 bits est qui reste cependant compatible avec les génération Mips précédentes (32 bits)

Aller à TD n° 3 pipeline:

Technique de pipelining:

1/ Définition: Le principe de pipeline est celui de la chaîne de montage

- Fractionner la tâche en plusieurs sous tâches

de montage durée égale appelée **étages**.

- Exécuter simultanément les différentes sous-tâches de plusieurs tâches.

2. caractéristiques:

Un système pipeline est caractérisé par

T : Durée de l'étage

N : Nb d'étages.

3. Processeurs pipelinés: On considère indépendamment les différentes phases d'exécution d'une instruction.

LI, DI, EX, MEM, ER.

Avantages: - Augmente le nombre d'instructions exécutées par une unité de temps.

- Ne réduit pas le temps d'exécution d'une instruction.

Difficultés: (Alién): Situation empêchant l'instruction suivante de s'exécuter au cycle d'horloge suivant.


Retards d'exécution.

Types d'alién: * Alién structurels: Matériel ne peut pas générer toutes les combinaisons de chevauchement possible. **exemple**: Microprocesseur ne comportant qu'un seul port mémoire (une seule opération mémoire au même temps).

* Alién de données: l'ordre d'accès aux opérandes

est modifiée par l'ordre d'exécution séquentielle des instructions.


exemple: ADD R_1, R_2, R_3
 SUB R_3, R_1, R_4



* Alias de contrôle:

Fonctionnement pipeline des branchements et des instructions qui modifient le CO.

exemple: bne R_0, R_2, suite
 ADD R_0, R_1, R_2



Fact...